在高速串行电路中，隔直电容放到那里好呢？一些工程师的答复无非会是两种情形：放到驱动端或许是放到接受端。本文援用地点：有人说放到接受端，起因是：因为旌旗灯号从驱动端经由过程传输线到接受端，时期会形成衰减，回升时光也会延伸，当旌旗灯号终极达到接受真个电容时，年夜局部的高频分量曾经不了，反射增加了，因而能有更多的旌旗灯号达到接受端。（时域）一个SI工程师可能会告知你：对全部的无源链路，链路中全部的元素都是相互影响的，全部拓扑也是有关系的，不论旌旗灯号是向前传仍是向后传都是一样的。因而，跟电容放哪不要紧。（频域）为懂得决这个成绩，下边用简略的方式，经由过程时域跟频域的数据来剖析一下这个成绩。以一个简略的拓扑为例，此中包含一段较短的传输线，一段较长的传输线，多少个过孔以及凑近此中一真个电容，如图1所示： 图1 简略的拓扑构造表示图（DC隔直电容凑近接受端）创立每一个拓扑模子须要大批的任务，本例中，疏忽了庞杂的货色，仅应用简略的集总模子来说明这个观点。所用的实践同与准确庞杂模子的一样。图2表现了分歧、平均、无源及因果性的传输线的RLGC参数，传输线的特征阻抗为50Ω，消耗角为0.0016，线宽为3mil，DK值为3.9，传输延时在1G时大概为173ps/inch。图2 传输线阻抗（左图）；传输线的延时（右图）过孔赋为简略的2pf集总并联电容的模子，如图3所示：图3 用并联电容表现最后电容赋的模子是串联的R-L，取代外部寄生参数，在每个末了加上一个并联电容并连到传输线上，来表现焊盘跟过孔，如图4所示。图4然而对电容模子，去失落此中重要的串联电容，这有助于树立仿真的DC门路及进一步的TDR旌旗灯号剖析。即便这听起来有点不堪设想，然而年夜局部高速旌旗灯号协定在低于100MHz的时间都是直流均衡编码。在这些频率点以上，在恰当地位加上串联电容或许短路的模子跟图4中的看起来一样，而且须要在存眷的频率点加上寄生电感跟限流电容。各局部模子建好后，串联起来，当初往返答开端的成绩，如图1，咱们须要斟酌两件事：a．Port-1是驱动端，Port-2是接受端（电容凑近接受端）b．Port-2是驱动端，Port-1是接受端（电容凑近驱动端）在Port-1上输入一个脉冲，在Port-2上察看呼应，而后反素来（在Port-2上输入旌旗灯号，在Port-1上察看呼应）。假如第一团体说的对，实践上会有十分年夜的不持续，那么咱们应当能够看到接受端波形的差异。图5 时域脉冲（左图）；前向跟后向消耗（右图）这里成绩来了，图5中两种情形下的成果基础上没差别，象征着对这个拓扑跟参数来说，电容不管是放到驱动端仍是接受端并不影响。那么第二种说法呢？S参数的相干性（对两头口的无源收集，S21=S12），依据成果，在这点时域的观念是错的，频域的观念是准确的。然而，让咱们再进一步剖析。图6表现了TDR跟两头的回波消耗。经由过程TDR曲线能够明白的看到拓扑中的每一个局部，Port-2间隔隔直电容近，比Port-1的TDR不持续性年夜的多，相似，在频域能够看到Port-2的回损比Port-1差很多多少。因为拓扑错误称，S11不即是S22，可能因为这个让人感到电容的地位会有影响，然而现实是，在这个简略的例子中，旌旗灯号向前传输或许是向后传输是一样的，如图5所示。图6 TDR曲线（端口1跟2）；回波消耗（S11跟S22）那么电容的地位究竟有不影响？当初创立一个拓扑，总长度坚持在11inch，将电容以差别的增量从一端挪动到核心，实践上咱们应当看不到差别。图7在接受端察看到的回升时光（左图）；全部脉冲波形，缩小了反射（右图）从图7中能够看到一个风趣的景象，当电容从驱动端挪动至传输线旁边时，能够看到以下景象：1．接受真个旌旗灯号有变更，证实了电容在传输线的差别地位成果是差别的。2．然而断定了一个地位时，不论驱动在右边仍是在左边，在接受端发生的旌旗灯号是雷同的。3．当将电容从传输线的核心地位挪动到两头的时间，能够察看到两头之间的反射脉冲在差别时辰。4．当隔直电容分辨被放到每一端时，年夜局部的带宽都在回升沿，如图7所示。现实上简略的看一下谐振的地位，目测每一个谐振点的肇端地位，就能够找到隔直电容在某一真个大略地位。图8 每一类长度的1/2谐波图8中，经由过程盘算后，到一真个间隔为1.3243inch，近似为1inch。3.06inch近似为3inch，5.07inch跟6inch近似为5inch。为什么有两个点都近似为5inch？当把电容放到间隔一端5inch的处所时，它也是间隔另一端6inch的处所，由于总的线长是11inch。在5inch处，能够看到电容两侧的1/2谐波。固然这些不持续脉冲会持续往返多少次直到传输线的天然消耗将其衰减。在盘算眼图时，这些点会烦扰后续的局部，终极年夜年夜下降接受端眼图的品质。那么假如传输线上有更多的消耗，这些令人腻烦的谐振又会怎样呢？下边来试一下。图9 每一种介质消耗的谐振（左图）；消耗（右图）图9中经由过程转变介质消耗角，能够看一下旌旗灯号大要上是怎样下降的，然而同样谐振点较小，在良多情形下，能够应用消耗来衰减谐振点。接上去再进一步的实验，测试前，须要斟酌驱动源及接受端输入阻抗为50Ohm，完整与传输线的阻抗婚配。假如将电容放到驱动端会产生什么，同时转变源端阻抗，从40Ohm变到50Ohm，而接受端阻抗坚持在50Ohm。图10 40ohm跟50ohm远端阻抗的成果从图10能够看出，正如预期的那样，源端阻抗变更时电压的稳态值，然而不持续点的巨细总体上并不遭到太年夜影响，不外并不是说源端跟电容的不持续点不会转变旌旗灯号的幅度，终极是会的。传输线的不持续性跟两头的不持续性之间的差别会对上边提到的1/2谐波幅度发生直接的影响。现实上是因为该值的不持续，1/2谐波会转化成1/4谐波。在这个特定的例子下，源端阻抗为40-55欧姆，除了脉冲稳固状况下的高电平像预期的一样变更，从波形的团体上看基础上没受太年夜影响。看一下电容在两个差别地位时全部的差分阻抗，如图11所示，能够看出影响这些点的重要是电容的地位，不是驱动真个阻抗。图11 在源端0.1inch处加电容（左图）；在源端3inch处加电容（左图）假如将里边的电容都去失落，上边的仿真拓扑都是对称的，象征着在两头均有雷同数目的不持续点，那么成绩是假如拓扑不是平均的会怎样呢？比方在凑近一端处有个衔接器，或许其余货色，为了验证这个成绩，简略的将一真个过孔更加。而后同时跑两个例子，第一个是有隔直电容的，到via4的间隔为10inch，第二个的隔直电容到via4的间隔为1inch。从图12能够看出，这两个拓扑的成果从时域跟频域都是纷歧样的。当隔直电容间隔4pf的via（via4）更近时反射比拟年夜。不要以为电容间隔不持续性年夜的一侧就是最差的抉择，可能不是，很难说这对每种情形都实用，仅仅取决于你的拓扑及不持续的范例及怎样应用这些不持续点来放置电容。要害是实验经由过程减小反射来放置电容，从旌旗灯号角度来看不论接受仍是发送都不影响。图12 阶跃呼应（左图）；消耗（右图）斟酌到其余要素也是很主要的，比方可装配接口，热插拔，短路维护等等，都市影响放置电容的地位。然而从SI的角度看能够得出论断：1. 电容的放置应该只管下降传输线的不持续。能够设想，电容的不持续性越小，发生的反射越小。2. 团体上电容应该离驱动端或许接受端较近，间隔（Delay）最好小于1/2个UI的的长度，如许会有利于减小对眼图的影响，防止眼图裕量的增加。3. 当电容的地位断定了，就不要再斟酌拓扑的表面，跟哪端是驱动端不要紧。当初来看最开端的成绩，确切咱们能够说两种都是对的：电容在哪不要紧（从时域角度来剖析），然而当咱们断定了拓扑后，就不再管驱动是在哪端了，只有凑近驱动或许发送端即可（频域）